如何打造“不一样”的电源管理器件？

在半导体领域，电源管理是一个很“卷”的市场，这是不争的事实。一方面，众多半导体厂商都在追求更高的效率、更紧凑的封装、更高的能量密度之路上狂奔，力求打造出更为“极致”的产品；而另一方面，传统硅（Si）基器件，已经越来越接近性能的天花板，从其身上可以榨取的附加值也越来越少。

在这样的大背景下，想要打造出具有差异化优势的、与众不同的电源管理器件，难度可想而知。不过，成功实现这样的目标，也并非无迹可寻，一般来讲有两个可选的路径：

寻找新的替代技术，实现器件性能的迭代升级。就电源管理领域而言，特别是在中高功率的应用中，第三代宽禁带半导体（如SiC和GaN）器件的开发和应用日趋火热，就是这个原因。各个厂商都想抢先在这个领域有所建树，利用性能上的代差优势，从传统硅基器件的“红海”中脱颖而出。

针对特定应用的优化，在某个细分领域确立优势。通过精准的产品定位，以及在性能上的精益求精，在依然庞大的硅基电源管理器件市场，这是一个重要的竞争策略。

对于上面两条路径，大家都心知肚明，可在现实的市场竞争中，谁能够走得通、走得好，则十分考验半导体厂商的市场洞察力和技术实力。在“打造差异化的电源管理产品”方面，Nexperia的表现就非常出色。他们是如何做到的？本文将带着大家做一番深入地探究。

图2：独特的MPS混合二极管结构

（图源：Nexperia）

减少漏电流

大家知道，金属-半导体接面的缺陷是SiC肖特基二极管漏电流的主要成因，虽然采用更厚的漂移层可减小漏电流，但也会提高电阻和热阻，不利于电源应用。而MPS混合二极管结构，在传统肖特基结构的漂移区内嵌入P掺杂区，与肖特基阳极的金属构成P型欧姆接触，并与轻度掺杂SiC漂移或外延层构成P-N结。在反向偏压下，P阱将“驱使”极高场强的通用区域向下移动到几乎没有缺陷的漂移层，远离有缺陷的金属势垒区域，从而减小总漏电流（如图3所示）。同时，正向压降会抵消漏电流和浪涌电流，因此在漏电流和漂移层厚度相同的情况下，MPS结构器件可在更高的击穿电压下运行。

图3：在SiC肖特基二极管中添加P阱可使反向偏压下的极高场强区域远离阳极金属区域，从而减小总漏电流（图源：Nexperia）

提高浪涌电流稳健性

SiC器件的浪涌电流性能与其单极性和相对较高的漂移层电阻相关。正常运行时，MPS二极管的肖特基器件传导几乎所有电流，如同“纯”肖特基二极管那样有效运行，同时在开关期间提供相同的优势；而在高瞬态浪涌电流事件期间，通过MPS二极管的电压会超过内置P-N结二极管的开启电压，从而开始以更低的差分电阻传导。这样可以转移电流，同时限制耗散的功率，并缓解MPS二极管的热应力。而如果使用传统的肖特基二极管，应对同样级别的瞬时过流事件，则不得不选择尺寸超规格的器件。

改善反向恢复特性

反向恢复电荷是造成Si快速恢复二极管功率损耗的一个主要原因。而对于SiC二极管来说，只有多数载流子才会影响二极管的总电流，这意味着SiC二极管能够表现出几乎恒定的行为，几乎不会有Si快速恢复二极管那样的非线性性能。这使得开发者更容易预测出SiC器件的行为，而无需考虑各种环境温度和负载条件，为设计提供更大的便利性。

除了优化的器件结构，在工艺上，Nexperia通过打造创新的“薄型SiC”二极管结构，大大减少了芯片厚度，使得MPS二极管性能进一步提升。

从MPS二极管的结构来看，未经过处理的SiC衬底为N掺杂衬底，并会生长出SiC外延层，以形成漂移区。衬底初始的厚度可达500μm，但在形成外延后，会给背面金属的电流和热流路径增加额外的电阻和热阻，使得给定电流下的正向压降和结温变得更高。

对此，Nexperia的解决方案是通过特殊的工序，将衬底的底面“磨薄”，并保持厚度的均匀性——如果厚度不均匀，可能会降低二极管的性能，甚至导致现场应用中的器件失效。通过对材料质量和研磨精度的把控，Nexperia的“薄型SiC”技术可将衬底厚度减少到原来的三分之一。

图5：PSC1065K SiC肖特基二极管

（图源：Nexperia）

优势一：超低的RDS(ON)漂

对于典型的SiC器件，随着结温的升高，RDS(ON)在整个工作温度范围内通常会增加到1.6至2倍。而Nexperia的1200V SiC MOSFET，其RDS(ON)温度漂移仅为1.4倍。这意味着，与竞品相比，这种出色的温度稳定性可有效减少高温下导通损耗，这一优势特性对于电机驱动、充电基础设施、太阳能光伏、UPS等需要较高工作温度的应用，大有裨益。

图7：Nexperia的SiC MOSFET具有超低RDS(ON)漂移（图源：Nexperia）

优势二：更低的阈值电压容差

MOSFET的阈值电压(Vth)是器件安全工作的一个重要指标，同时阈值电压容差也是一个不容忽视的相关关键参数，该参数表示指定的阈值电压的极小值和极大值之间的变化。低阈值电压容差，意味着可以在多个并联的SiC MOSFET之间实现高度对称的开关行为——这种并联设计是许多电源应用中的常见布局形式——通过“平衡的并联”减少单个器件的应力，进而增强电路性能并延长产品寿命。与类似的竞品相比，Nexperia的SiC MOSFET的阈值电压变化仅为1.2V，表现十分出众。

图8：Nexperia的SiC MOSFET具有更低的阈值电压容差，有助于实现器件的平衡并联（图源：Nexperia）

优势三：优异的栅极电荷参数

对于SiC MOSFET来说，低栅极电荷 (QG) 可以降低开关操作期间的栅极驱动损耗，还有助于降低功耗和对栅极驱动器的其他要求。此外，栅漏电荷 (QGD) 和栅源电荷 (QGS) 之间的比率，也是考量器件稳定性的重要指标，如果QGD低于QGS，SiC MOSFET可提供更稳定的性能。Nexperia的1200V SiC MOSFET不仅具有低QG，而且还具有出色的QGD与QGS电荷比，这确保了其能够提供更低功耗、更出色的稳健性和更安全的开关性能。

图9：Nexperia的SiC MOSFET具有较低的栅极电荷和电荷比（图源：Nexperia）

优势四：超低正向压降

SiC MOSFET通常用于具有高边和低边MOSFET的对称桥配置，即一个器件导通时另一个器件则关断。为防止发生潜在的破坏性短路，需要一定的“死区时间”（即两个器件都处于关断状态的短暂持续时间）。但即使在死区时间内，电流也会继续流过MOSFET的体二极管，并且产生的压降高于器件通道导通时的压降。也就是说，死区时间间隔内升高的压降会带来更高的功率损耗。Nexperia的1200V SiC MOSFET具有出色的体二极管稳健性，相较其他同类产品，具有更低的正向压降。因此，与其他具有相同工作条件和死区时间的器件相比，Nexperia的SiC MOSFET损耗要低得多。